FAMAFlagship AI Accelerator Memory ArchitecturesFAMA
d-Matrix近存计算开发中 · MGX 系统预计 Q4 2027

第二代 Digital In-Memory Compute · 2027

Raptor 3DIMC

把定制 DRAM 直接堆在数字近存计算裸片上,目标是绕开 HBM PHY 的带宽与能耗边界。

5 个官方来源可信度 中核验 2026-09-29

Memory thesis

3D bonded custom DRAM + digital in-memory compute

这是本图谱最典型的“存储即架构”路线之一,但当前应该把 Pavehawk 实测与 Raptor 目标严格分层记录。

工艺 / 封装
4 nm compute die · 3D bonded custom DRAM
存储
规划 128 GB / tray · 约 2.3 TB / rack
存储带宽
规划 7.2 PB/s / rack(聚合)
峰值计算
未披露
功耗
未披露
互联
NVLink Fusion · 规划 144 R4 / rack

Memory hierarchy

存储层次

沿着数据离计算核心越来越远的方向阅读。真实带宽不只取决于介质,也取决于布局、复用和互联。

01

DIMC Fabric

存内矩阵计算

数字计算靠近存储阵列,减少权重反复进出传统加速器数据通路。

02

3D Custom DRAM

垂直高带宽权重层

通过超细间距键合连接计算裸片,接口能效验证值约 0.4 pJ/bit。

03

NVLink Fusion / MGX

容量与请求调度

规划每柜 144 R4、9 个 scale-up switch trays;ConnectX-9 scale-out 为每托盘 3.2 Tb/s。该网络带宽不可与 7.2 PB/s 整柜内存聚合带宽混用。

Architecture note

如何理解这颗芯片

2026-09-10 官方宣布 Raptor 将接入 NVIDIA NVLink Fusion 与 MGX 机架,计划于 2026 年底前流片;集成 MGX 的 Raptor XPU 初步供货预计在 2027 年第四季度。这里的日期属于路线图,不代表已量产。

9 月 17 日官方进一步公布机架设计:18 个加速托盘,每托盘 8 颗 Raptor R4,合计 144 颗;每托盘 128 GB 3D DRAM,整柜约 2.3 TB,整柜聚合内存带宽 7.2 PB/s。均为规划系统口径,不是单芯片规格或量产实测。

d-Matrix 先用 Pavehawk 测试芯片验证 3D DRAM 接口,再计划把技术用于第二代 Raptor。官方披露最差约 0.4 pJ/bit,并以相对 HBM4 约 10 倍的带宽与能效提升作为设计目标。

早期媒体报道的 32 GB、100 TB/s/card 保留为历史目标;9 月官方新机架包含不同板卡与托盘边界,不能用旧卡级数字代替新 R4、tray 或 rack 规格。

主要存储瓶颈

工程难点转向 3D 热耦合、良率、定制 DRAM 供应和编译器对权重布局的管理。

Evidence

资料入口