新增芯片档案
微软 Maia 300：新增 HBM4、芯粒级 NUMA 与机架规格
微软 10 月 12 日公布 Maia 300：单加速器 288 GB HBM4、18 TB/s、13.8 / 6.9 POPS FP4 / FP8 峰值及 950 W SoC TDP，计算裸片采用 TSMC N2P；96 加速器、167 kW、27.6 TB HBM 和 1.7 PB/s 为机架口径。生产部署计划于 2027 年开始；片上 SRAM 容量未披露。
Microsoft Azure 原文Maintenance pipeline
数据维护与更新监控
每日扫描官方会议、厂商产品页与工程博客。新链接先进入候选队列，核对原文后才更新正式芯片资料；发布日期、核验日期和计划供货时间分别记录。
32
官方监控源
29
待审核候选
人工
发布闸门
已配置
每日扫描计划
最近核验：2026-10-15
2026-10-15 定向核验微软 Maia 300 官方发布、Azure 架构文章及规格图，新增 Maia 300 档案，并更新 Maia 200 的生产状态与对照规格。单加速器、机架和 superpod 数值分别标注；其他芯片和官方监控源本轮未全量复核，保留既有核验日期及扫描限制。
扫描未成功的入口：AMD Instinct、Google Cloud AI Infrastructure、Marvell Custom Silicon、Li Auto Investor Relations、Xiaomi Investor Relations、Micron Newsroom。
动态新闻列表可能无法被静态链接扫描完整覆盖；Micron 公告正文已另行核验。SK hynix 9 月 28 日原文已通过直接访问核验。Samsung LPDDR6 仅核验官方目录，不推断新参数。
状态与规格核验
微软 Maia 200：确认生产部署与对照规格
微软确认 Maia 200 已用于 Microsoft Copilot 等生产负载；同期官方对照图列出单加速器 7.1 TB/s HBM 和 10.1 / 5.1 POPS FP4 / FP8 峰值。保留 Maia 200 独立条目，不以 Maia 300 数据覆盖旧代。
Microsoft 原文工艺口径补充
OpenAI Jalapeño：B0 计算裸片 N3P、I/O 芯粒 N3E
SemiAnalysis 在 OpenAI 实验室测试了 A0 工程样片，并报道 B0 版计算裸片采用台积电 N3P、I/O 芯粒采用 N3E。OpenAI 公开资料未单独确认工艺，因此不将 B0 的 N3P 直接套用于 A0。
SemiAnalysis / InferenceX 原文参数边界澄清
SambaNova SN50：补充 16 RDU 机架功耗
SambaNova Hot Chips 2026 演讲稿第 12 页披露风冷机架（16 RDU、2 节点）典型功耗 15–20 kW、最高 34 kW。机架还包含主机 CPU、DDR5、SSD、网络及供电设备；单 RDU 或板卡 TDP 未披露，不能据此均摊推算。
SambaNova / Hot Chips 原文规格补录
OpenAI Jalapeño：补齐 HBM4、矩阵算力与功耗
OpenAI Hot Chips 演讲稿第 32 页列单颗 ASIC：216 GiB HBM4、15.4 TB/s，MXFP8×MXFP8 / MXFP8×MXFP4 / MXFP4×MXFP4 峰值分别为 3.4 / 6.7 / 13.4 PFLOP/s；额定 700 W，官方公告称测试负载持续不超过 550 W。2,048 ASIC 系统的 432 TiB 与 32 PB/s 为汇总值。
OpenAI / Hot Chips 原文参数更正
SambaNova SN50：产品资料表列 DDR5 最高 2 TB
官方 SN50 产品资料表第 2 页列 DDR5 最高 2 TB；现行产品网页仍列 512 GB，Hot Chips 2026 演讲稿在 16 RDU 机架汇总下列 RDU DDR 256 GB–2 TB。条目按资料表标称上限更新，并注明配置与边界尚待澄清。
SambaNova 原文新增芯片档案
Taalas HC1：Mask ROM 固定权重与可编程 SRAM
补充 EE Times 对 Taalas 负责人的采访：HC1 使用 Mask ROM 固定模型权重，配合可编程 SRAM；两层掩膜可定制权重与数据流。具体单元电路、容量与带宽未披露。
Taalas 原文新公告
SK hynix：9 月 28 日 HBM4E 展示进展
9 月 28 日原文：Vera Rubin 展示 36 GB 12H HBM4 与 96 GB SOCAMM2；另展示 48 GB 12H HBM4E 和 48 GB 16H HBM4。展示、验证不等于量产，未据此替换 Micron 的供货状态。
SK hynix 原文新架构资料
Raptor：补全托盘与机架边界
9 月 17 日官方披露 144 R4 / rack、128 GB / tray、约 2.3 TB 与 7.2 PB/s / rack；仍是规划，不能与旧卡级目标或网络带宽混用。
d-Matrix 原文新公告
华为：新增 Atlas 960E 与 960 路线
9 月 17 日发布最多 4096 NPU 的 NPO 超节点；960DT / 960PR 计划分别提前至 Q1 / Q3 2027。保留 950DT 历史条目，不把系统指标写成单芯片参数。
Huawei 原文新公告
DDR5：512 GB RDIMM 验证进展
Micron 9 月 15 日演示 512 GB 模组，最高 9200 MT/s，AMD/Intel 正在验证；预计 2027 下半年量产。不是已经量产的通用 DDR5 规格。
Micron 原文新公告
HBF / PIM：补充展示与 KV 分层
9 月 17 日展示 HBF 结构模型、AiMX 和 SALT-KV；SALT-KV 在 HBM、DRAM、SSD 间安排 KV 数据，不代表 HBF 已量产。另补录 8 月首版 HBF 规格一手来源。
SK hynix 原文系统验证
Rubin：新增 MLPerf preview 证据
9 月 16 日公布 NVL72 的 MLPerf Inference v6.1 结果；保留 preview、模型和系统边界，不将系统吞吐倍数写成单 GPU 通用性能。
NVIDIA 原文新公告
Cerebras：Gimlet 分离式推理部署计划
9 月 28 日宣布将晶圆级计算与 GPU 结合，首个相关数据中心预计年内上线，并提到 CS-4 首发合作；不改写 WSE-3 内存规格。
Cerebras 原文补充证据
Groq：补录 NVIDIA Groq 3 LPX 代际
补录 8 月 24 日量产公告，并核验产品页：500 MB SRAM / LPU、150 TB/s / LPU；整柜另含 128 GB SRAM 与 12 TB DDR5。早期 GroqChip 记录保留。
NVIDIA 原文有限核验
LPDDR6：补充平台验证线索
Samsung 官方技术博客目录列出 9 月 23 日 Qualcomm 新 Snapdragon 平台验证公告。本次仅核验标题与日期，未用目录摘要修改内存数值或量产状态。
Samsung Semiconductor 原文合作进展
Rebellions：日本部署合作
官方新闻页列出 9 月 15 日与 ai& 的日本推理基础设施合作；本次只更新合作状态与来源，不据此修改芯片内存规格。
Rebellions 原文Workflow
从发现到发布
01
检索
定时访问官方源，识别与芯片、Memory、互联相关的新链接。
02
候选
记录标题、来源、关键词和发现时间，不自动写入正式参数。
03
核验
核对精度、稠密/稀疏以及芯片、板卡、节点和机架边界。
04
发布
数据检查、lint、构建与移动端验证通过后，才发布新版本。
Review inbox
待审核候选
最近基线变化：2026年10月14日 14:12
SK hynix Newsroom
[Inside the Research] In the AI era, NAND moves beyond storage to computing… 3D FeNAND co-optimization at IEEE Oct 14, 2026
AI
IBM Research
Preparing chip designers for the nanostack era
chip
IBM Research
Making AI-driven chip design affordable with open agent factories and distributed inference at scale
chip · inference
Microsoft Azure Hardware
Deep dive into Azure Maia 300 architecture
Maia
AMD Newsroom
Introducing AMD Helion, Agentic AI Compute at Rack Scale
AI
NVIDIA Blog
OCP Global Summit: Amid Ecosystem Adoption, NVIDIA Opens Vera Rubin Architecture to Help Scale AI Factories Worldwide
Rubin
IBM Research
How distributed inference keeps large AI models moving
inference
d-Matrix
Accelerating attention-FFN disaggregation with Corsair and Nvidia H100: inside the industry’s first ultra-low latency heterogeneous pipeline
Corsair · inference
d-Matrix
d-Matrix Announces Squadron Compute Clusters for AI Inference at Data Center Scale
inference
Meta Engineering
Aug 26, 2024 RETINAS: Real-Time Infrastructure Accounting for Sustainability
AI
Meta Engineering
OCP Summit 2026: Powering AI with Open Innovations in Scale-Up, Scale-Out, and Scale-Across Networks
AI
Intel AI Newsroom
Data Centers Scaling Sandboxed Agentic AI on Xeon CPUs October 08,2026
Xe
Watch list
官方监控源
Hot Chipsaccelerator · AI · GPUNVIDIA Data CenterGPU · Rubin · BlackwellAMD InstinctInstinct · MI · CDNAGoogle Cloud AI InfrastructureTPU · AI infrastructure · acceleratorAWS TrainiumTrainium · Inferentia · NeuronMicrosoft Azure HardwareMaia · Cobalt · acceleratorIntel AI Newsroomaccelerator · GPU · GaudiMeta EngineeringMTIA · accelerator · AICerebrasWafer Scale · WSE · inferenced-MatrixCorsair · Raptor · 3D DRAMSambaNovaRDU · SN50 · DataScaleQualcomm Data CenterAI200 · AI250 · DragonflyTenstorrentBlackhole · Wormhole · AIIBM ResearchSpyre · AI accelerator · chipGroqLPU · GroqChip · inferenceFuriosaAIRNGD · AI accelerator · HBMRebellionsREBEL · ATOM · AI acceleratorBroadcom AI InfrastructureXPU · ASIC · HBMMarvell Custom Siliconcustom silicon · HBM · AILi Auto Investor RelationsMAHE · M100 · chipXiaomi Investor RelationsXRING · O100 · D100Huawei AscendAscend · NPU · AI processord-Matrix NewsroomRaptor · NVLink · 3D DRAMMicron HBMHBM · memory · DRAMSamsung HBM4HBM · DRAM · memorySK hynix NewsroomHBM · DRAM · memoryNVIDIA BlogRubin · Groq · NVLinkAMD NewsroomInstinct · MI400 · MI450Huawei Newsroom昇腾 · 超节点 · 内存Samsung Semiconductor Tech BlogHBM · LPDDR · memoryMicron NewsroomHBM · DDR · memoryTaalasAI · HC1 · HC2