FAMAFlagship AI Accelerator Memory ArchitecturesFAMA
华为ASIC官方路线图

Ascend 950 · 2026 Q4

昇腾 950DT

把 prefill 与 decode 拆成不同存储配置,950DT 以高带宽 HBM 专攻 decode 和训练。

1 个官方来源可信度 核验 2026-09-04

Memory thesis

HiZQ 2.0 HBM + 分阶段推理 SKU

Ascend 950 把“prefill 计算墙 / decode 内存墙”直接转化为两种内存 SKU,是软硬协同的重要路线信号。

工艺 / 封装
未公开
存储
144 GB HiZQ 2.0 HBM
存储带宽
4 TB/s
峰值计算
1 PFLOPS FP8 · 2 PFLOPS FP4
功耗
未公开
互联
2 TB/s 总互联带宽

Memory hierarchy

存储层次

沿着数据离计算核心越来越远的方向阅读。真实带宽不只取决于介质,也取决于布局、复用和互联。

01

On-chip Buffers

Cube / Vector 数据复用

延续达芬奇架构的显式多级 buffer 思路。

02

HiZQ 2.0 HBM

Decode / 训练主存

官方路线给出 144 GB 与 4 TB/s。

03

Chip Interconnect

跨卡状态交换

950 系列官方目标为 2 TB/s 总互联带宽。

Architecture note

如何理解这颗芯片

昇腾 950 系列公开路线把推理阶段拆开:950PR 面向 prefill 与推荐,采用更低成本 HiBL;950DT 面向 decode 与训练,采用 144 GB、4 TB/s 的 HiZQ 2.0 HBM。

这种产品分化直接对应算术强度差异:prefill 更依赖计算,decode 更依赖内存带宽与 KV Cache。它是目前公开路线中最明确的“以存储配置定义 SKU”案例之一。

主要存储瓶颈

950DT 尚未到计划上市窗口,性能、供货、软件成熟度与 HBM 实现均需等待量产资料验证。

Evidence

资料入口