MAHE · Automotive AI · 2026
以编译器管理的动态数据流替代传统缓存依赖，让有限 LPDDR 带宽服务高算力车端模型。
Memory thesis
M100 是软硬协同的典型案例：核心价值不是单看 TOPS，而是用数据流编排在 LPDDR 预算下维持有效吞吐。
Memory hierarchy
沿着数据离计算核心越来越远的方向阅读。真实带宽不只取决于介质，也取决于布局、复用和互联。
计算单元的数据由编译器编排，避免依赖大容量硬件缓存猜测。
动态数据流让激活和中间结果沿计算图直接流动。
8 通道、273 GB/s，围绕车载容量、能效与成本平衡。
Architecture note
马赫 M100 是理想汽车自研的 5 nm 智驾芯片，采用 orchestrated dynamic dataflow。它用编译器管理数据流和显式片上复用，目标是在车载功耗约束下减少缓存未命中与无效搬移。
单芯片公开峰值为 1,280 TOPS，外部内存为 8 通道 LPDDR5X、273 GB/s。与 HBM 服务器芯片相比，它更强调每瓦算力、确定性和车规集成。
主要存储瓶颈
273 GB/s 远低于数据中心 HBM，因此编译质量、稀疏性与片上复用率直接决定算力利用率。
Evidence
