FAMAFlagship AI Accelerator Memory ArchitecturesFAMA
SambaNovaASIC已发布

第五代 Reconfigurable Dataflow Unit · 2026

SN50 RDU

以 SRAM、HBM2E、DDR5 三层显式数据流存储,换取大模型推理的容量和带宽平衡。

3 个官方来源可信度 高核验 2026-10-09

Memory thesis

SRAM + HBM2E + DDR5 显式分层数据流

SN50 代表“分层内存 + 编译器调度”路线,值得与统一 HBM GPU 和近存计算进行横向比较。

工艺 / 封装
TSMC 5 nm
存储
432 MB SRAM + 64 GB HBM2E + 最高 2 TB DDR5(资料表)
存储带宽
分层带宽 · 官方未给总值
峰值计算
1.6 PFLOPS BF16 · 3.2 PFLOPS FP8
功耗
单 RDU 未披露;16 RDU 机架典型 15–20 kW、最高 34 kW
互联
最高 256 RDU scale-out

Memory hierarchy

存储层次

沿着数据离计算核心越来越远的方向阅读。真实带宽不只取决于介质,也取决于布局、复用和互联。

01

Distributed SRAM

流水线局部状态

432 MB 片上 SRAM,围绕数据流单元分布,承接高复用张量。

02

HBM2E

高带宽模型工作集

64 GB,服务不能完全驻留片上的权重与激活。

03

DDR5

大容量模型与 KV 层

产品资料表在 SN50 RDU 规格栏标“最高 2 TB”,官网产品页仍写“最高 512 GB”;两者配置口径未解释清楚。DDR5 为片外容量层,不是片上 SRAM 或 HBM。

04

Scale-out Fabric

跨 RDU 模型扩展

系统最多扩展到 256 颗 RDU。

Architecture note

如何理解这颗芯片

SN50 是 SambaNova 第五代 RDU。编译器将算子和数据映射到可重构数据流结构;SambaNova 的 SN50 产品资料表将其三层存储列为 432 MB 片上 SRAM、64 GB HBM2E 与最高 2 TB DDR5。

热数据留在 SRAM/HBM,较冷的模型、prompt cache 和 KV 状态使用 DDR5。官网产品页仍列 DDR5 最高 512 GB;所附 Hot Chips 2026 演讲稿第 12 页则在 16 RDU 机架汇总下列出 RDU DDR 256 GB–2 TB。资料口径尚未统一,因此 2 TB 作为产品资料表标称上限,不代表芯片片上容量或所有机架的实装容量。

同一演讲稿第 12 页披露风冷机架包含 16 颗 SN50 RDU、2 个节点,整机架典型功耗 15–20 kW、最高 34 kW。机架还包含主机 CPU、DDR5、SSD、网络与供电设备;官方资料未披露单 RDU 或板卡 TDP,不能将机架功耗除以 16 当作芯片功耗。

主要存储瓶颈

DDR5 容量很大但带宽低于 HBM;性能依赖编译器能否把热工作集稳定放进 SRAM/HBM。

Evidence

资料入口