第一代 Hardcore Model Silicon · 2026
以 Mask ROM 固定模型权重，配合可编程 SRAM，在芯片上完成模型专用推理。
Memory thesis
核心取舍是以掩膜定制 ROM 固定基础模型，换取更少的权重搬运；改基础模型需要重新定制芯片。官方所称 DRAM 级密度不等于使用 DRAM 单元，也不能由 8B 参数量反推物理容量。
Memory hierarchy
沿着数据离计算核心越来越远的方向阅读。真实带宽不只取决于介质，也取决于布局、复用和互联。
EE Times 采访披露 HC1 采用基于 Mask ROM 的权重结构；仅改变两层掩膜即可定制权重和数据流。固定权重不能像 RAM 内容一样在线改写；ROM 的具体单元电路、物理容量与内部带宽未披露。
EE Times 报道其可用于存放微调权重和／或 KV Cache；Taalas 官方确认支持可配置上下文与 LoRA。SRAM 容量、动态数据的具体分配和带宽未披露。
Architecture note
HC1 是 Taalas 的技术演示芯片，运行固化的 Llama 3.1 8B，提供聊天演示与 Beta API。据 EE Times 对公司负责人的采访，模型及固定权重由基于掩膜 ROM（Mask ROM）的结构保存，配合可编程 SRAM；其设计以单个模型为中心。
官方产品页报告单用户 17,000 tokens/s，测试模型为 Llama 3.1 8B，图注序列条件为 1k/1k，由 Taalas 实验室测试；该指标不能等同于系统总吞吐或跨精度公平比较。
主要存储瓶颈
Mask ROM 让固定权重留在片上；上下文、KV Cache 和适配器仍需要可编程存储。动态状态的容量与并发扩展尚缺公开数据。
Evidence
