Dojo · 2021–2025
25 颗无封装 D1 组成训练 Tile，以边缘互联和分布式 SRAM 追求“计算平面连续化”。
Memory thesis
Dojo 把内存与互联平面化，是一次激进系统实验；项目终止本身也是架构—组织—生态共同约束的证据。
Memory hierarchy
沿着数据离计算核心越来越远的方向阅读。真实带宽不只取决于介质，也取决于布局、复用和互联。
每节点约 1.25 MB，强调显式数据流与局部性。
把芯片内部设计成可扩展二维平面。
25 颗 D1 无传统封装拼成 5×5 Tile。
经接口处理器连接，无法享受片上 SRAM 的极端带宽。
Architecture note
Dojo D1 把 354 个计算节点、局部 SRAM 与高速边缘 I/O 组织成二维 mesh；25 颗 D1 再以 5×5 形式构成 Training Tile。
Tesla 后续终止了独立 Dojo 路线，但 D1 仍是研究先进封装、系统级供电和去封装 tile 的典型案例。这里把它保留为“历史路线”，避免与仍在量产的产品混为一谈。
主要存储瓶颈
片上 SRAM 容量有限，跨 Tile 与外部 DRAM 的数据路径复杂；系统实现成本最终削弱路线持续性。
Evidence
